中国芯片业以DUV多重曝光推进先进工艺，成本与效率代价上升

中国芯片制造正依靠DUV多重曝光推进先进工艺，但更多曝光会推高缺陷、制造成本和周期，并迫使芯片面积扩大、晶圆良率下降。文章以SMIC的7nm级及后续DUV工艺、CXMT的DRAM效率差距为例，解释为何工艺“节点”名称不能等同实际密度。Micron的实践显示DUV可支撑有竞争力的存储芯片，但专家判断，3nm或2nm若缺乏EUV将难以经济实现。