开发者发布实验性模型 Qwenputer，在 Qwen3.5-4B 内实现可执行 RISC-V CPU

开发者 Divyansh Agrawal 于 10 月 22 日发布实验性开源模型 Qwenputer，基于阿里 Qwen3.5-4B，将 RISC-V 的 RV32IM 指令集编译进模型权重，并利用门控 DeltaNet 内部状态充当 RAM，无需外部工具即可执行程序和精确计算。